特許協力条約

PCT

特許性に関する国際予備報告(特許協力条約第二章)

(法第 12 条、法施行規則第 56 条) [PCT36 条及びPCT規則 70]

REC'D	1 0 MAR	2006
W. C.		PCT
WIPO		PCT

出願人又は代理人 の書類記号 IDEALOO35	今後の手続きについては、様式PCT	/IPEA/416を参照すること。						
国際出願番号 PCT/JP2004/015934	国際出願日 (日. 月. 年) 27. 10. 2004	優先日 (日.月.年) 29.10.2003						
国際特許分類(I P C) Int.Cl. H01L21/8238 (2006.01), H01L21/8242 (2006.01), H01L27/08 (2006.01), H01L27/092 (2006.01), H01L27/108 (2006.01), H01L29/06 (2006.01), H01L29/786 (2006.01)								
出願人(氏名又は名称) 株式会社イデアルスター								
1. この報告書は、PCT35条に基づき、 法施行規則第57条 (PCT36条)の		予備審査報告である。						
2. この国際予備審査報告は、この表紙を		-ジからなる。						
3. この報告には次の附属物件も添付され a. 🔽 附属書類は全部で 4	いている。							
☑ 補正されて、この報告の基 囲及び/又は図面の用紙(礎とされた及び/又はこの国際予備審査 P C T 規則 70. 16 及び実施細則第 607 号	を機関が認めた訂正を含む明細書、請求の範 ・参照)						
	「 第 I 欄 4 . 及び補充欄に示したように、出願時における国際出願の開示の範囲を超えた補正を含むものとこの 国際予備審査機関が認定した差替え用紙							
 b. [電子媒体は全部で		(電子媒体の種類、数を示す)。						
配列表に関する補充欄に示す (実施細則第802 号参照)	ように、電子形式による配列表又は配列	設に関連するテーブルを含む。						
4. この国際予備審査報告は、次の内容	<u></u> を含む。							
 ☑ 第 I 欄 国際予備審査報告の基礎 ☐ 第 I 欄 優先権 ☐ 第 II 欄 新規性、進歩性又は産業上の利用可能性についての国際予備審査報告の不作成 ☑ 第 IV欄 発明の単一性の欠如								
けるための文献	獣及び説明	の利用可能性についての見解、それを裏付						
□ 第VI欄 ある種の引用: □ 第VI欄 国際出願の不信								
第四欄 国際出願に対								
	国際予備審査報	キン ル F 取 】 た 日						
国際予備審査の請求書を受理した日 26.08.2005		. 02. 2006						
名称及びあて先	特許庁審査官(権限のある職員) 4M 9276						
日本国特許庁(IPEA/JP	正山 旭							
郵便番号100-8915	marr = 00	-3581-1101 内線 3462						
東京都千代田区設が関三丁目 4	番3号 ^{电配备 5} 0 3	CCCI IIOI FIM C402						

様式PCT/IPEA/409 (表紙) (2005年4月)

第Ⅰ机	爾 報告の基礎
	- マルのマルタオカナルリエのよのた甘味しした
	音語に関し、この予備審査報告は以下のものを基礎とした。
b r	☑ 出願時の言語による国際出願Ⅲ 出願時の言語から次の目的のための言語である 語に翻訳された、この国際出願の翻訳文
I.	「 国際調査 (PCT規則12.3(a)及び23.1(b))
	□ 国際公開 (PCT規則12.4(a))
	「三国際予備審査 (PCT規則55.2(a)又は55.3(a))
2. こ た	この報告は下記の出願書類を基礎とした。 (法第6条(P C T 14条)の規定に基づく命令に応答するために提出され と差替え用紙は、この報告において「出願時」とし、この報告に添付していない。)
[出願時の国際出願書類
F	☑ 明細審
	第 1-4, 7-3 9 ページ、出願時に提出されたもの
	# 5 C 6 (1) ページ* 26 08 2005 付けで国際予備審査機関が受理したもの
	第 <u>5</u> , <u>6</u> , <u>6</u> / 1
,	図 請求の範囲
	第 2-6, 8-10 項、出願時に提出されたもの
	第
	第 <u>1</u> , 7, 11 10
1	
'	第 1 − 2 8
	第 ページ/図*、 付けで国際予備審査機関が受理したもの 第 ページ/図*、 付けで国際予備審査機関が受理したもの
	第
	□ 配列表又は関連するテーブル
	配列表に関する補充欄を参照すること。
3	「 補正により、下記の書類が削除された。
"	
	□ 明細書□ 請求の範囲第□ 項
ļ	図面 第
	□ 配列表(具体的に記載すること)
	□ 配列表に関連するテーブル(具体的に記載すること)
4.	□ この報告は、補充欄に示したように、この報告に添付されかつ以下に示した補正が出願時における開示の範囲を超えてされたものと認められるので、その補正がされなかったものとして作成した。 (PCT規則 70.2(c))
1	えてされたものと認められるので、その補正かられなかったものとして下成した。(101%気が、2007
ł	□ 明細書 第
	□ 請求の範囲 第
	・ 図面
1	□ 配列表に関連するテーブル(具体的に記載すること)
1	
* 4	4. に該当する場合、その用紙に "superseded" と記入されることがある。

第IV	V欄 発明の単一性の欠如					
1.	L	請求の範囲の減縮又は追加手数料の納付命令啓に対して、出願人は、規定期間内に、				
		□ 請求の範囲を減縮した。				
		□ 追加手数料を納付した。				
		自加手数料及び、該当する場合には、異議申立手数料の納付と共に、異議を申し立てた。				
		□ 追加手数料の納付と共に異議を申し立てたが、規定の異議申立手数料を支払わなかった。				
		「 請求の範囲の減縮も、追加手数料の納付もしなかった。				
2.	Z	国際予備審査機関は、次の理由により発明の単一性の要件を満たしていないと判断したが、PCT規則68.1の規定 に従い、請求の範囲の滅縮及び追加手数料の納付を出願人に求めないこととした。				
з.	. 宣	国際予備審査機関は、PCT規則 13.1、13.2 及び 13.3 に規定する発明の単一性を次のように判断する。				
		満足する。				
	区	以下の理由により満足しない。				
		請求の範囲に記載されている一群の発明が単一性の要件を満たすには、その一群の発明を単一の一般的発明概念を形成するように連関させるための、特別な技術的特徴の存在が必要であるところ、請求の範囲 1-10 に記載されている一群の発明は、複数の「線状体」という事項でのみ連関していると認めるが、この事項は、JP 9-266315 A(株式会社東芝)1997.10.07(特に、第 3 図一第 17 図及び図面説明箇所)、JP 2000-294743 A(松下電子工業株式会社)2000.10.20(特に、第 26 図 - 第 43 図及び図面説明箇所)、W0 1999/000695 A(GL DISPLAYS, INC.)1999.01.07(特に、第 1 図一第 8 図及び図面説明箇所)及びW0 2002/091490 A(IBM CORPORATION)2002.11.14(特に、第 1 図、第 7 図及び図面説明箇所)に記載されているため、特別な技術的特徴とはなり得ない。そうすると、請求の範囲1-12に記載されている一群の発明の間には、単一の一般的発明概念を形成するように連関させるための、特別な技術的特徴は存在しないこととなる。そのため、請求の範囲1-12に記載されている一群の発明が発明の単一性の要件を満たしていないことは明らかである。そして、請求の範囲に記載されている発明の特定の態様から、この国際出願の請求の範囲1-10には、請求の範囲1-6、11-13と、請求の範囲7-10と、に区分される2個の発明が記載されていると認める。				
4	4.	したがって、国際出願の次の部分について、この報告を作成した。				
1	F.	河 すべての部分				

□ 請求の範囲

に関する部分

第V	••••	生又は産業上の利用可能性 る文献及び説明	についての法第 12 条 (PCT35 条(2)) に定める見解、	
1.	見解			
	新規性(N)	請求の 簡求の 範囲		-
	進歩性(IS)	請求の範囲 請求の範囲	***	
	産業上の利用可能	性 (IA) 請求の範囲 請求の範囲	1-13	

2. 文献及び説明 (PCT規則 70.7)

文献1:JP 2003-174171 A(シャープ株式会社)2003.06.20 文献 2: WO 1999/000695 A1(GL DISPLAYS, INC.)1999.01.07 文献 3 : WO 2002/091490 A1(IBM CORPORATION)2002.11.14

文献 4: JP 10-91097 A(株式会社東芝)1998.04.10 文献 5: JP 9-266315 A(株式会社東芝)1997.10.07

文献 6: TP 9-203910 A(株式会社日立製作所)1997.08.05

請求の範囲1-6、11-13に係る発明については、文献1から新規性・進歩性、 文献1-6から進歩性を有さない。文献1の、第26図-第43図には、断面内に MISFET を含む線状体で相補型 MISFET が記載されている。

また、文献1の段落【0151】には、導電性高分子である導電性樹脂を配線に用いる示唆があり、文献3には、線状体の中心を導電性高分子で構成していることから、 文献1の、線状体の導電性材料として、文献1、3に記載の、導電性高分子を用いる

ことは容易である。 そして、新たに増加された請求項11-13の、押し出し形成又は延伸形成の技術 についても、文献3(特に、第7頁第14行、第24行、第16頁第12行の 「extrusion」)に記載されている。

請求の範囲7-10に係る発明については、文献1-6から新規性・進歩性を有し ない。文献1の、第26図-第43図、文献2の、第6図A-第6図C、文献3の、 第12頁第11行一同頁第22行、第7図、第11図、第13図、第14図、文献4の、第1図、文献5の、第3図一第17図、及び、文献6の、段落【0090】一【0099】、第1図一第7図には、線状体の断面に形成された複数の回路素子が線状体の原式では、変数の回路素子が線状体の原式では、変数の回路素子が線状体の原式では、変数の回路素子が線状体の原式では、変数の回路素子が線状体の原式では、変数の回路素子が線状体の原式では、変数の回路素子が線状体の原式では、変数の回路素子が線状体の原式では、変数の回路素子が線状体の原式では、変数の回路素子が線状体の原式では、変数の回路素子が線状体 の長手方向に形成されていることが記載されている。

また、文献1の段落【0001】には、半導体メモリなどの応用例、文献1及び文 献3には導電性高分子に関する材料が、それぞれ記載されていることから、文献1-6の線状体において、文献1に記載の応用例、及び、文献1及び文献3に記載の導電性高分子を適用することに、格別な困難性は見あたらない。

れ、N型 MISFET は、P ウェル領域 5 0 2 上に形成される。N ウェル領域 5 0 3 と P ウェル領域 5 0 2 は絶縁性のトレンチ分離領域 5 0 4 で電気的に分離されている。構造的に寄生サイリスターが形成されないので、集積度を向上してもラッチアップは発生しないが、図 2 8 (a) に示す構造の相補型 MISFET を形成するバルク基板に比べ、SOI 基板は高価であり、またトレンチ分離領域 5 0 4 の製造工程が複雑であるという問題があった。

[0018] (従来の集積回路の問題点)

従来の集積回路は、シリコン基板などリジッドで平面状の基板に形成されていた。そのため、形状に柔軟性がなく、応用が限定されるという問題があった。

また、複数の回路素子を連続した基板上に形成しているため、少なくとも一個の回路素子が不良になれば、不良部分だけ良品と交換することができず、装置全体が不良になる。そのため、すべての回路素子を欠陥なく製造するために、プロセスのクリーン度向上などプロセス管理を極めて厳密に行う必要があり、特に、装置を大型化しようとすると、歩留まり向上の難しさが加速的に増加するという問題があった。さらに、素子を配置する領域が平面基板の二次元領域に限定されるため、集積度を飛躍的に大きくすることができないという問題があった。

課題を解決するための手段

- [0019] 本発明(1)は、断面内にN型のMISFETを含む第一の線状体と、 断面内にP型のMISFETを含む第二の線状体からなり、第一の線状体 と第二の線状体との間に分離領域を配置した相補型MISFETである。
- [0020] 本発明(2)は、前記 MISFET を形成する複数の領域を有する断面 が長手方向に連続的又は間欠的に形成されている、前記発明(1)の 相補型 MISFET である。
- [0021] 本発明(3)は、前記線状体、及び/又は、前記分離領域を有機半導体又は導電性高分子からなる材料により形成した、前記発明(1)又は前記発明(2)の相補型 MISFET である。
- [0022] 本発明(4)は、前記発明(1)乃至前記発明(3)の相補型 MISFET からなる集積回路である。
- [0023] 本発明(5)は、複数の前記線状体の間に絶縁性材料を塗布する又は 蒸着することにより前記分離領域を形成する、前記発明(1)乃至前 記発明(3)の相補型 MISFET

の製造方法である。

- [0024] 本発明(6)は、前記線状体の表面に絶縁膜を形成することにより前記分離領域を形成する、前記発明(1)乃至前記発明(3)の相補型 MISFETの製造方法である。
- [0025] 本発明(7)は、線状体の断面内に形成された回路素子を構成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成されている複数の前記線状体からなる集積回路である。
- [0026] 本発明(8)は、前記集積回路が、半導体メモリー、イメージセンサー、又は、PLAである、前記発明(7)の集積回路である。
- [0027] 本発明(9)は、前記線状体を有機半導体又は導電性高分子からなる 材料により形成した、前記発明(7)又は前記発明(8)の集積回路 である。
- [0028] 本発明(10)は、前記線状体の断面形状が、円形、多角形、星型、 三日月、花弁、文字形状、その他の任意形状を有している、前記発明 (4)又は前記発明(7)乃至前記発明(9)の集積回路である。

本発明(11)は、前記線状体が、押出し形成又は延伸形成により 形成した線状体であることを特徴とする請求項1乃至3のいずれか1 項記載の相補型 MISFET である。

本発明(12)は、前記線状体が、押出し形成又は延伸形成により 形成した線状体であることを特徴とする請求項4又は7乃至10のい ずれか1項記載の集積回路である。

本発明(13)は、前記線状体が、押出し形成又は延伸形成により形成した線状体であることを特徴とする請求項5又は6のいずれか1項記載の相補型 MISFET の製造方法である。

発明の効果

- [0029] (1) N型 MISFET を含む線状体と P型 MISFET を含む線状体を 電気的に分離して相補型 MISFET を形成することにより、ラッチアッ プの発生を防止できる。
 - (2) 相補型 MISFET 又は集積回路を構成する導電性領域、半導体 領域、及び/又は、絶縁体領域を有機半導体又は導電性高分子からなる 材料により形成することにより、材料コストの低減や製造プロセスの 簡単化などにより製造コストの低減に効果がある。
 - (3) 絶縁性材料を塗布する又は蒸着するだけで、線状体を電気的に分離できるので、簡単なプロセスで素子分離を行うことができる。
 - (4)回路素子を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成された構造であるため、押出し形成や延伸形成により、複数の領域を有する線状素子を簡単なプロセスで製造するこ

日本国特許庁 26.8.2005

とができる。

(5)線状体を織る、あるいは編むことにより作製した平面状の集積回路は、柔軟性があり薄くて軽いため、薄型機器や携帯機器などに用いる電子装置として多様な用途がある。

請求の範囲

- [1] (補正後)断面内にN型のMISFETを含む第一の線状体と、断面内にP型のMISFETを含む第二の線状体からなり、第一の線状体と第二の線状体との間に分離領域を配置した相補型MISFET。
- [2] 前記 MISFET を形成する複数の領域を有する断面が長手方向に連続的 又は間欠的に形成されている、請求項1記載の相補型 MISFET。
- [3] 前記線状体、及び/又は、前記分離領域を有機半導体又は導電性高分子からなる材料により形成した、請求項1又は2のいずれか1項記載の相補型 MISFET。
- [4] 請求項1乃至3のいずれか1項記載の相補型 MISFET からなる集積回 路。
- [5] 複数の前記線状体の間に絶縁性材料を塗布する又は蒸着することにより前記分離領域を形成する、請求項1乃至3のいずれか1項記載の相補型 MISFET の製造方法。
- [6] 前記線状体の表面に絶縁膜を形成することにより前記分離領域を形成する、請求項1乃至3のいずれか1項記載の相補型 MISFET の製造方法。
- [7] (補正後)線状体の断面内に形成された回路素子を構成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成されている複数の前記線状体からなる集積回路。
- [8] 前記集積回路が、半導体メモリー、イメージセンサー、又は、PLA である、請求項7記載の集積回路。
- [9] 前記線状体を有機半導体又は導電性高分子からなる材料により形成した、請求項7又は8のいずれか1項記載の集積回路。
- [10] 前記線状体の断面形状が、円形、多角形、星型、三日月、花弁、文字形状、その他の任意形状を有している、請求項4又は7乃至9のいずれか1項記載の集積回路。
- [11] (追加) 前記線状体が、押出し形成又は延伸形成により形成した線状体 であることを特徴とする請求項1乃至3のいずれか1項記載の相補型 MISFET。
- [12] (追加) 前記線状体が、押出し形成又は延伸形成により形成した線状体 であることを特徴とする請求項4又は7乃至10のいずれか1項記載 の集積回路。
- [13] (追加) 前記線状体が、押出し形成又は延伸形成により形成した線状体 であることを特徴とする請求項5又は6のいずれか1項記載の相補型 MISFET の製造方法。